кора выполняется из ОЗУ

Мне нужно выполнить прошивку в ОЗУ на процессоре Cortex-M1, чтобы стереть и перезаписать флэш-память. Я использую набор инструментов eclipse и launchpad. Для MDK-ARM есть аналогичный вопрос: Как выполнить функцию из ОЗУ на Cortex-M3 (STM32)?

Для запуска прошивки с флешки я настраиваю скрипт компоновщика:

MEMORY
{
    FLASH (rx) : ORIGIN = 0x00000000, LENGTH = 8K
    RAM (rw)   : ORIGIN = 0x20004000, LENGTH = 16K
}

Затем с помощью утилиты JLink.exe получаю:

J-Link>r
Reset delay: 0 ms
Reset type NORMAL: Resets core & peripherals via SYSRESETREQ & VECTRESET bit.
J-Link>mem32 0x00,2
00000000 = 20008000 00000101
J-Link>SetPC 0x0101
Info: Cortex-M: Debugger tries to set PC to odd value. Corrected register value from 0x00000101 to 0x00000100
J-Link>wreg MSP 0x20008000
MSP = 0x20008000
J-Link>halt
PC = 00000100, CycleCnt = 00000000
R0 = 00000300, R1 = 00000300, R2 = 00000010, R3 = 400A8000
R4 = 00001000, R5 = 2010108C, R6 = 00002040, R7 = 00000021
R8 = 00000000, R9 = 00000000, R10= 00000008, R11= 00000000
R12= 00000000
SP(R13)= 20008000, MSP= 20008000, PSP= 00000000, R14(LR) = FFFFFFFF
XPSR = 01000000: APSR = nzcvq, EPSR = 01000000, IPSR = 000 (NoException)
CFBP = 00000000, CONTROL = 00, FAULTMASK = 00, BASEPRI = 00, PRIMASK = 00
J-Link>s
00000100:  09 49              LDR     R1, [PC, #+0x24]
J-Link>s
00000102:  0A 4A              LDR     R2, [PC, #+0x28]
J-Link>s
00000104:  0A 4B              LDR     R3, [PC, #+0x28]
J-Link>s
00000106:  00 F0 07 F8        BL      #+0x0E
J-Link>s
00000118:  9B 1A              SUB     R3, R3, R2
J-Link>

Потом хочу запустить прошивку из ОЗУ. Для этого я настраиваю скрипт компоновщика:

MEMORY
{
    FLASH (rx) : ORIGIN = 0x20001000, LENGTH = 8K
    RAM (rw)   : ORIGIN = 0x20004000, LENGTH = 16K
}

И вот при выполнении этого я получаю ошибку:

 J-Link>r
Reset delay: 0 ms
Reset type NORMAL: Resets core & peripherals via SYSRESETREQ & VECTRESET bit.
J-Link>loadbin milandr-template.bin 0x20001000
Downloading file [milandr-template.bin]...O.K.
J-Link>mem32 0x20001000,2
20001000 = 20008000 20001101
J-Link>SetPC 0x20001101
Info: Cortex-M: Debugger tries to set PC to odd value. Corrected register value from 0x20001101 to 0x20001100
J-Link>wreg MSP 0x20008000
MSP = 0x20008000
J-Link>halt
PC = 20001100, CycleCnt = 00000000
R0 = 00000300, R1 = 00000300, R2 = 00000010, R3 = 400A8000
R4 = 00000648, R5 = 00000001, R6 = 00000648, R7 = 00000064
R8 = 00000800, R9 = 00000000, R10= 01000008, R11= 00000000
R12= 00000000
SP(R13)= 20008000, MSP= 20008000, PSP= 00000000, R14(LR) = FFFFFFFF
XPSR = 01000000: APSR = nzcvq, EPSR = 01000000, IPSR = 000 (NoException)
CFBP = 00000000, CONTROL = 00, FAULTMASK = 00, BASEPRI = 00, PRIMASK = 00
J-Link>s
20001100:  09 49              LDR     R1, [PC, #+0x24]
J-Link>s
00000140:  FE E7              B       #-0x04
J-Link>

это переход процессора на адрес, который находится в области флеш-памяти - 0x00000140. Не на 0x20000102, как ожидалось. Hex-файлы обоих случаев похожи друг на друга. Похоже, мне нужно проверить, какая разница в результатах выполнения первых инструкций:

00000100:  09 49              LDR     R1, [PC, #+0x24]

может кто-то уже сталкивался с этим, и выскажут ошибку.


cortex-m
person user3583807    schedule 24.07.2015    source источник

Ответы (1)


arrow_upward
1
arrow_downward

Инструкция LDR генерирует ошибку при выполнении из ОЗУ. Большинство обработчиков ошибок по умолчанию выглядят так:

B .

Для получения дополнительной информации необходимо просмотреть регистры неисправностей. Но поскольку ваша исходная RAM, кажется, начинается с 0x20004000, по адресу 0x20001000 может не быть RAM.

Вы можете попробовать такой файл компоновщика:

MEMORY
{
    FLASH (rx) : ORIGIN = 0x20004000, LENGTH = 8K
    RAM (rw)   : ORIGIN = 0x20006000, LENGTH = 8K
}
person Turbo J    schedule 25.07.2015
comment
Большое спасибо! Это помогает мне! - person user3583807; 28.07.2015