Я установил набор инструментов riscv и сгенерировал источник verilog с конфигурациями по умолчанию, используя источник генератора rocketchip в главной ветке по адресу https://github.com/ucb-bar/rocket-chip.
Я хочу понять источник chisel, чтобы попробовать модификации исходного кода Chisel, и я не уверен, как мне с этим начать. Например, в файле src / main / scala / TestConfigs.scala строка 87 имеет следующий код:
class WithPrefetches extends Config(
(pname, site, here) => pname match {
case "COMPARATOR_PREFETCHES" => true
case _ => throw new CDEMatchError
})
Мне любопытно, почему COMPARATOR_PREFETCHES разрешен как случай, и я пытаюсь выяснить, что «разрешено» и где я могу увидеть эти «определения».
Приветствуется толчок в правильном направлении.