(отредактировано) Я работаю над проектом Verilog Arithmetic, и я застрял в части расширения знака (предполагая, что это проблема). У меня есть 4-битный вход A, B и должен быть 8-битный выход. для некоторых из процессов (сумма, подпрограмма ...) мне нужно использовать знак расширения, чтобы сделать 8-битный вывод. так что для основной части арифметики у меня есть этот код. это половина кода. я не включил половину, потому что она длинная ..
module arithmetic(A, B, AN0, DP, sum, sub, mult, div, comp, shiftLeft,
shiftRight, signExtend);
input signed [3:0] A, B;
output [7:0] sum, sub, mult, div, comp, shiftLeft, shiftRight,
signExtend;
output AN0, DP;
//sum
reg [4:0] qsum;
always@ (A, B)
qsum = A+B;
assign sum = {{3{qsum[4]}},qsum};
//sub
reg [4:0] qsub;
always@ (A, B)
qsub = A-B;
assign sub = {{3{qsub[4]}},qsub};
//mult
reg [7:0] qmult;
always@ (A, B)
qmult = A * B;
assign mult = qmult;
и когда я проверил свою симуляцию, у нее нет никаких значений, кроме Z и Xs. он даже не показывает никаких входных значений. почему это происходит ?? Спасибо
(отредактировано) это мой код тестового стенда. есть 8 операций (сумма, вычитание, умножение, деление, компаратор, сдвиг, сдвиг вправо, расширение знака)
module lap3_top_tb();
reg signed [3:0] A, B;
reg [2:0] Operation;
wire [7:0] Result;
wire DP, AN0;
lab3_top ulap3_top(
.A(A),
.B(B),
.Operation(Operation),
.Result(Result),
.DP(DP),
.AN0(AN0)
);
initial begin
A = 6; B = 7; Operation = 0;
#20;
A = -6; B = -7; Operation = 0;
#20;
A = 6; B = 7; Operation = 1;
#20;
A = -6; B = -7; Operation = 1;
#20;
A = 6; B = 7; Operation = 2;
#20;
A = -6; B = 7; Operation = 2;
#20;
A = 7; B = 4; Operation = 3;
#20;
A = 7; B = 0; Operation = 3;
#20;
A = 6; B = 7; Operation = 4;
#20;
A = -6; B = -7; Operation = 4;
#20;
A = 1; B = 6; Operation = 5;
#20;
A = 1; B = -6; Operation = 5;
#20;
A = 1; B = 6; Operation = 6;
#20;
A = 1; B = -6; Operation = 6;
#20;
A = 6; B = 0; Operation = 7;
#20;
A = -5; B = 0; Operation = 7;
#20;
end
endmodule
файл lap3_top находится здесь. (mux_8_1 выберет вывод и выведет его через Result. Если вам нужен код, дайте мне знать! но я думаю, что мультиплексор работает нормально)
module lap3_top(A, B, Operation, Result, AN0, DP);
input signed [3:0] A, B;
input [2:0] Operation;
output AN0, DP;
output [7:0] Result;
wire a, b, c, d, e, f, g, h;
arithmetic uarithmetic(
.A(A),
.B(B),
.AN0(AN0),
.DP(DP),
.sum(a),
.sub(b),
.mult(c),
.div(d),
.comp(e),
.shiftLeft(f),
.shiftRight(g),
.signExtend(h)
);
mux_8_1 umux8_1(
.A(a),
.B(b),
.C(c),
.D(d),
.E(e),
.F(f),
.G(g),
.H(h),
.Operation(Operation),
.Result(Result)
);
endmodule
спасибо вам огромное, ребята!
lab3_top
модуль, который видит все подключения отtestbench
к модулюsum
? - person Roman   schedule 14.04.2017