Я новичок в Verilog и Active-HDL. У меня есть проблема, и я был бы признателен, если бы кто-нибудь мог посоветовать мне по этому поводу.
Я не вижу осциллограммы модулей второго уровня в средстве просмотра осциллограмм. Точнее, сигналы в подмодулях показывают либо Z, либо X.
Обратите внимание, что я включил доступ для чтения/записи через инструменты/предпочтения/моделирование/объект дизайна доступа.
Например, я генерирую clk в модуле tb и подключаю его к clk_mod, пытаясь увидеть clk в clk_mod, однако для clk он показывает только «Z», а для «i» только «X».
`timescale 1ns/100ps
module tb;
reg clk;
clk_mod dut(.clk(clk));
initial
begin
clk = 0;
forever
#5 clk = ~clk;
end
endmodule
module clk_mod (input clk);
reg i;
always @(posedge clk)
begin
i=10;
end
endmodule