Я пытаюсь реализовать модуль для своего проекта. Грубая структура модуля, как показано ниже:
class TOP extend Module{
val io = IO(new Bundle {some IO intend to connect to other module })
val queue = Module (new Queue(UInt(32.W), 5) )//I instantiate queue for special purpose for my design, and I do not connect the queue to other
when(condition1){
queue.io.enq.valid := true.B
queue.io.enq.bits := 5.U
}
........
when(conditionN){
queue.io.deq.ready := true.B
val retrieve data out:= queue.io.deq.bits
}
}
При запуске сталкиваюсь с проблемами, связанными с неподключенными проводами.
После прочтения страницы (https://github.com/freechipsproject/chisel3/wiki/Unconnected-Wires). Есть некоторые вопросы, с которыми я не могу разобраться со страницей.
(1) Каждый ввод-вывод модуля должен подключать другой ввод-вывод другого модуля?
(2) DontCare: быть подключенным к выходному сигналу, что указывает на то, что этот сигнал не используется намеренно. Означает ли это, что он не управляется на начальном этапе, однако может быть запущен при возникновении каких-либо условий?
Или все время не гонят? ig:
io.out.debugOption := DontCare
when (condition){ io.out.debugOption := true}
(3) Какова ценность применения DontCare?
queue.io.enq.valid := DontCare
Я новичок в Chisel. Извините, если вопрос, который я задаю, прост.