Я сделал сообщение о таблице страниц и количестве регистров, необходимых для многоуровневой таблицы страниц, и выяснил, что каждой таблице страниц, независимо от уровня, нужен только один регистр для доступа к верхней части таблицы страниц. Но на мой второй вопрос нет ответа.
Как кеш (L1-L3) в процессоре повлияет на обращение к памяти к таблице страниц? Будет ли большинство промахнуться или ударится? Почему это происходит? Мне сказали, что в этой теме могут быть разные ответы в зависимости от используемых архитектур, поэтому, возможно, общие ответы подойдут.
Я пытался найти ссылки по этому поводу, но не могу найти. Можно сказать, что я действительно новичок в ОС.
Ссылка на мой предыдущий вопрос: Регистры и кэш таблицы страниц
Изменить: из-за TLB доступ к ссылке на память в таблице страниц может быть уменьшен, что приведет к увеличению количества обращений. Это правильно? Помогите пожалуйста: D