Процедура осциллограммы логического анализатора Vivado

Я использую Vivado Logic Analyzer несколько месяцев. и поверьте мне, потребовалось так много времени, чтобы правильно увидеть отладочные сигналы на форме волны. Я обычно помечаю отладочные сигналы в дизайне блока, а затем синтезирую и генерирую битовый поток. Но иногда я могу видеть свои часы при отладке «FCLK» или иногда «ProcessingSystemFCLK», используя (Setup_debug на синтезированных схемах). Затем также иногда я могу видеть правильные переходы формы волны на ILA, а иногда я могу видеть там только одно прямое значение; Нет Иногда я получаю ошибку LUTRAM, а иногда битовый поток сгенерирован успешно.

Будем признательны, если мне удастся указать правильную последовательность отладки сигналов и указать, нужно ли сначала программировать устройство с помощью Vivado или SDK. И также любезно проясните вышеупомянутые пункты.

Спасибо

С Уважением


person Community    schedule 13.05.2015    source источник


Ответы (1)


В коде Vivado ILA скрывается много ошибок, я сам сталкивался со многими. Больше всего мне удалось создать ILA в управляемом IP-проекте и вручную создать его экземпляр в RTL (используйте пример проекта, чтобы получить шаблон). Таким образом, вы можете быть уверены, на каких часах он работает. Если у вас разные часы, я бы предположил, что именно поэтому ваши зонды ведут себя по-другому.

Если ваше устройство переполняется, Vivado может иногда отказывать при маршрутизации с большими блоками ILA. Если вы перезапустите сборку, вы можете получить другие результаты.

Что касается его программирования, не имеет значения, запрограммирован он с помощью Vivado или SDK, но Hardware Manager существует только в Vivado, поэтому вам нужно поднять его и указать на файл .ltx для просмотра зондов (не не забываем обновить аппарат).

person Kaleb Droskiewicz    schedule 12.08.2015