Настройка Rocket Chip

Я хочу построить свой собственный SOC на основе ракетного чипа без использования ROCC (сопроцессора руки). Я проверил этот полезный вопрос: ракетный чип на не zynq FPGA Я искал подробная документация, но я нашел только несколько слайдов с описанием конфигураций без фактического руководства. Таким образом, у меня есть три вопроса по изображению ниже:

Ракетный чип

  • Мне удалось сгенерировать общий Verilog для tinyConfig, но можно ли сгенерировать только Rocket Chip, HostIO / AXI Convertor и MemIO / AXIHP Convertor? если да, то как?
  • Может ли генератор чипов ракеты добавить интерфейс отладки?
  • Где я могу изменить оперативную память, используемую в ракетном корпусе, оперативной памятью конкретного производителя FPGA?

fpga riscv rocket-chip
person Ryan    schedule 19.03.2018    source источник

Ответы (1)


arrow_upward
1
arrow_downward

Verilog, сгенерированный ракетным чипом, может использоваться в FPGA. Вам просто нужно заменить behavior_srams.v оперативной памятью, сгенерированной в vivado.

В system / Config.scala вы можете добавить класс WithJtagDTMSystem в свою конфигурацию для создания интерфейса отладки.

person Self-Motivated Wu    schedule 18.12.2019